Abstract: Ｔｈｅ ｐａｐｅｒ ａｎａｌｙｚｅｓ ｓｏｍｅ ｃｏｍｍｏｎ ｆｅａｔｕｒｅｓ ｏｆ ｔｈｅ ｓｈａｒｅｄ ｂｕｓ ｗｉｔｈ ｃｅｎｔｒａｌｉｚｅｄ ａｒｂｉｔｒａｔｉｏｎ ａｎｄ ｔｗｏ ｄｉｍｅｎｓｉｏｎａｌ ＮｏＣ ｔｈｒｏｕｇｈ ａ ｍｏｄｕｌａｒ ｍｅｔｈｏｄ.Ｆｉｒｓｔ ｔｈｅ ｔｗｏ ｃｏｍｍｕｎｉｃａｔｉｏｎ ａｒｃｈｉｔｅｃｔｕｒｅｓ ａｒｅ ｄｅｓｃｒｉｂｅｄ ｗｉｔｈ ｔｈｅ ｓｙｎｔｈｅｓｉｚｅｄ Ｖｅｒｉｌｏｇ ｌａｎｇｕａｇｅ，ａｎｄ ｔｗｏ ｆｕｎｃｔｉｏｎ ｖｅｒｉｆｉｃａｔｉｏｎ ａｎｄ ｃｙｃｌｅ ａｃｃｕｒａｔｅ ｐｅｒｆｏｒｍａｎｃｅ ａｎａｌｙｓis ｅｎｖｉｒｏｎｍｅｎｔｓ ａｒｅ ａｌｓｏ ｉｍｐｌｅｍｅｎｔｅｄ ｔｏ ｅｖａｌｕａｔｅ ｔｈｅｉｒ ｐｅｒｆｏｒｍａｎｃｅ.Ｔｈｅ ｅｘｐｅｒｉｍｅｎｔ ｒｅｓｕｌｔ ｓｈｏｗｓ ｔｈｅ ｓｈａｒｅｄ ｂｕｓ ｉｓ ｃｏｎｓｉｄｅｒａｂｌｙ ｓｍａｌｌｅｒ ｉｎ ａｒｅａ ｔｈａｎ ＮｏＣ ｆｏｒ ｔｈｅ ｓａｍｅ ｔｅｃｈｎｏｌｏｇｙ，ｂｕｔ ｔｈｅ ｔｈｒｏｕｇｈｐｕｔ ｅｆｆｉｃｉｅｎｃｙ ａｎｄ ｂａｎｄｗｉｄｔｈ ｏｆ ＮｏＣ ｏｂｖｉｏｕｓｌｙ ｏｕｔｐｅｒｆｏｒｍｓ ｔｈｅ ｓｈａｒｅｄ ｂｕｓ ｆｏｒ ｌａｒｇｅ－ｓｃａｌｅ ｏｎ－ｃｈｉｐ ｃｏｍｍｕｎｉｃａｔｉｏｎ.

Key words: ｓｈａｒｅｄ ｂｕｓ, Network on Chip（ＮｏＣ）, ｒｏｕｔｅｒ, ｏｎ－ｃｈｉｐ ｃｏｍｍｕｎｉｃａｔｉｏｎ

摘要： 采用模块化方法对集中式仲裁共享总线和二维网格片上网络（Ｎｅｔｗｏｒｋ ｏｎ Ｃｈｉｐ，ＮｏＣ）的硬件开销和延迟进行了数学上的分析。在此基础上，通过可综合Ｖｅｒｉｌｏｇ代码对这两种片上通信结构在ＲＴＬ级进行描述，并建立了这两种通信方式的周期准确级的功能验证和性能分析环境。结果表明，在同样工艺条件下，共享总线的面积与ＮｏＣ相比相当小；但对于大规模片上系统通信，ＮｏＣ的吞吐效率及带宽明显优于共享总线。

关键词: 共享总线, ＮｏＣ, 路由, 片上通信