基于FPGA的IPv6精简协议栈的设计

doi:10.3778/j.issn.1002-8331.2008.28.038

计算机工程与应用 ›› 2008, Vol. 44 ›› Issue (28): 113-115.DOI: 10.3778/j.issn.1002-8331.2008.28.038

基于FPGA的IPv6精简协议栈的设计

许川佩,郝锐

桂林电子科技大学电子工程学院，广西桂林 541004

收稿日期:2007-11-19 修回日期:2008-02-25 出版日期:2008-10-01 发布日期:2008-10-01
通讯作者: 许川佩

Design of reduced IPv6 stack based on FPGA

XU Chuan-pei,HAO Rui

School of Electronic Engineering，Guilin University of Electronic Technology，Guilin，Guangxi 541004，China

Received:2007-11-19 Revised:2008-02-25 Online:2008-10-01 Published:2008-10-01
Contact: XU Chuan-pei

摘要/Abstract

摘要： 研究了IPv6精简协议栈的FPGA硬件实现，分析了各个模块的功能。编写了硬件结构的Verilog HDL模型，进行了仿真和逻辑综合，并成功用ALTERA的FGPA 对协议栈进行了验证。仿真和实验结果证明，所设计的硬件达到了设计要求，使小设备接入网络更加方便快捷。

关键词: 现场可编程门阵列, IPv6, 协议栈, Verilog HDL

Abstract: This paper develops a reduced IPv6 Stack based on FPGA，and analyzes the function of each module.The Verilog HDL model of the architecture is coded，simulated and synthesized.Then the design is verified by ALTERA FPGA.The results of the simulation and experiments indicate that the hardware implementation meets the design requirement，and it is more efficient for the small devices to connect to Internet.

Key words: Field Programmable Gate Array（FPGA）, IPv6, stack, Verilog HDL

许川佩,郝锐

. 基于FPGA的IPv6精简协议栈的设计[J]. 计算机工程与应用, 2008, 44(28): 113-115.

XU Chuan-pei,HAO Rui. Design of reduced IPv6 stack based on FPGA[J]. Computer Engineering and Applications, 2008, 44(28): 113-115.

[1]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[2]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[3]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[4]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[5]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[6]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[7]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[8]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.
[9]	李炽阳，雷倩倩，杨延飞. 全通用AES加密算法的FPGA实现[J]. 计算机工程与应用, 2020, 56(10): 83-87.
[10]	王海宇，谢利理，王杉. 神经网络正弦信号发生器[J]. 计算机工程与应用, 2019, 55(16): 259-264.
[11]	罗煜1，周星1，龙宇1，匡汉宝1，Thomas Dreibholz2，谭毓银1. IPv6+MPTCP技术对上层应用支撑的验证[J]. 计算机工程与应用, 2018, 54(24): 79-86.
[12]	彭福来，于治楼，陈乃阔，耿士华，李凯一. 面向国产CPU的可重构计算系统设计及性能探究[J]. 计算机工程与应用, 2018, 54(23): 36-41.
[13]	王炜珽1，2，李进杰2，张文旭1. 相位码补偿法实现DDS无相位截断杂散的研究[J]. 计算机工程与应用, 2017, 53(4): 244-250.
[14]	冯彬彬1，蒋新华1，2，林俊杰2，聂明星2. 基于FPGA的实时SGM匹配算法研究与实现[J]. 计算机工程与应用, 2017, 53(22): 163-168.
[15]	张晓楠1，高献伟1，2，董秀则2. 基于FPGA的进位存储大数乘法器的改进与实现[J]. 计算机工程与应用, 2017, 53(21): 58-61.

基于FPGA的IPv6精简协议栈的设计

Design of reduced IPv6 stack based on FPGA

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics