可重构Gr?stl设计研究及其FPGA实现

计算机工程与应用 ›› 2012, Vol. 48 ›› Issue (6): 49-52.

可重构Gr?stl设计研究及其FPGA实现

李志灿1，王奕1，2，3，李仁发1，2，3

1.湖南大学嵌入式系统与网络实验室，长沙 410082
2.湖南大学湖南省研究生培养创新基地，长沙 410082
3.湖南大学网络与信息安全湖南省重点实验室，长沙 410082

收稿日期:1900-01-01 修回日期:1900-01-01 出版日期:2012-02-21 发布日期:2012-02-21

Research of reconfigurable Gr?stl algorithm on FPGA platform

LI Zhican1, WANG Yi1，2，3, LI Renfa1，2，3

1.Embedded System and Network Laboratory, Hunan University, Changsha 410082, China
2.Graduate Innovation Base, Hunan University, Changsha 410082, China
3.Hunan Province Key Laboratory of Network and Information Security, Hunan University, Changsha 410082, China

Received:1900-01-01 Revised:1900-01-01 Online:2012-02-21 Published:2012-02-21

摘要/Abstract

摘要： Gr?stl是继承MD迭代结构和沿用AES压缩函数的SHA-3候选算法。目前的研究只针对Gr?stl算法的一种或两种参数版本进行实现，并没有针对Gr?stl四种参数版本的设计，缺少灵活性。在分析Gr?stl算法的基础上，采用可重构的设计思想，在FPGA上实现了Gr?stl四种参数版本。实验结果表明，在Xilinx Virtex-5 FPGA平台上，四参数可重构方案的面积为4 279 slices，时钟频率为223.32 MHz，与已有的实现方法相比，具有面积小、时钟频率高及灵活性等优点。

关键词: 安全散列算法（SHA）, 可重构, 现场可编程门阵列（FPGA）, Gr?stl算法

Abstract: Gr?stl algorithm is one of SHA-3 finalist which is mainly composed of Message Digest（MD） iteration and AES compression function. Previous research work has been done on hardware implementation of Gr?stl algorithm, but the disadvantage of their implementation lies on only focusing on one or two parameters version of Gr?stl and less flexibility. Base on the analysis of Gr?stl algorithm, this paper proposes a new reconfigurable architecture which can support four different parameters of Gr?stl algorithms. The proposed design ports to Xilinx Virtex-5 FPGA platform and achieved 223.32 MHz clock frequency using 4 279 slices. The experimental results show that the proposed design has smaller size, higher clock frequency and more flexibility supporting compared with the existing work when ports to FPGA platform.

Key words: Secure Hash Algorithm（SHA）, reconfigurability, Field-Programmable Gate Array（FPGA）, Gr?stl algorithm

李志灿1，王奕1，2，3，李仁发1，2，3. 可重构Gr?stl设计研究及其FPGA实现[J]. 计算机工程与应用, 2012, 48(6): 49-52.

LI Zhican1, WANG Yi1，2，3, LI Renfa1，2，3. Research of reconfigurable Gr?stl algorithm on FPGA platform[J]. Computer Engineering and Applications, 2012, 48(6): 49-52.

[1]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[2]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[3]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[4]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[5]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[6]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[7]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[8]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.
[9]	李炽阳，雷倩倩，杨延飞. 全通用AES加密算法的FPGA实现[J]. 计算机工程与应用, 2020, 56(10): 83-87.
[10]	王海宇，谢利理，王杉. 神经网络正弦信号发生器[J]. 计算机工程与应用, 2019, 55(16): 259-264.
[11]	米捷，王佳欣. 一种可重构资源管理模型及其调度技术[J]. 计算机工程与应用, 2018, 54(7): 245-250.
[12]	胡森森，苏加福. 自适应运行时可重构缓存优化[J]. 计算机工程与应用, 2018, 54(4): 25-30.
[13]	彭福来，于治楼，陈乃阔，耿士华，李凯一. 面向国产CPU的可重构计算系统设计及性能探究[J]. 计算机工程与应用, 2018, 54(23): 36-41.
[14]	王炜珽1，2，李进杰2，张文旭1. 相位码补偿法实现DDS无相位截断杂散的研究[J]. 计算机工程与应用, 2017, 53(4): 244-250.
[15]	冯彬彬1，蒋新华1，2，林俊杰2，聂明星2. 基于FPGA的实时SGM匹配算法研究与实现[J]. 计算机工程与应用, 2017, 53(22): 163-168.