摘要: 为了提高直接数字频率合成输出信号的动态范围,提出了一种在不增加直接数字频率合成中的累加器的位数的基础上,利用泰勒级数法较少数字频率合成的相位抖动的方法。并且对一个具有32位累加器的直接数字频率合成,输出一定频率范围的信号进行了仿真。仿真结果表明,基于泰勒级数的直接数字频率合成具有较好的动态范围,比一般的方法提高了12 dB。该方法对直接数字频率合成设计者有着重要的参考价值。
徐 琪,段哲民. 泰勒级数的DDS设计与FPGA实现[J]. 计算机工程与应用, 2014, 50(5): 208-211.
XU Qi, DUAN Zhemin. Design of DDS based on Taylor series and implementation in FPGA[J]. Computer Engineering and Applications, 2014, 50(5): 208-211.