并行可配置的HEVC熵编码的VLSI结构

计算机工程与应用 ›› 2014, Vol. 50 ›› Issue (3): 121-124.

并行可配置的HEVC熵编码的VLSI结构

路伟，余宁梅，南江涵，王冬芳

西安理工大学自动化与信息工程学院，西安 710048

出版日期:2014-02-01 发布日期:2014-01-26

Configurable and parallel of VLSI hardware structure for entropy encoding of HEVC

LU Wei, YU Ningmei, NAN Jianghan, WANG Dongfang

The Faculty of Automation and Information Engineering, Xi’an University of Technology, Xi’an 710048, China

Online:2014-02-01 Published:2014-01-26

摘要/Abstract

摘要： 提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析，针对HEVC中CABAC编码采用高度并行的语法元素处理方式，设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构，在提高了吞吐率和计算效率的同时，平衡了VLSI设计中面积过大的问题。在SMIC 0.13 μm工艺库下，进行了逻辑综合，系统总门数为16.2 K，片上存储为20.8 KB。在时钟频率300 MHz下，可处理3 840×2 160@30 frame/s的视频序列。

关键词: 基于上下文模型的二进制算术编码, 高效视频编码技术, 可配置, 超大规模集成电路

Abstract: VLSI architecture for parallel and configurable entropy coding of HEVC is proposed. By reference software algorithm of HEVC analysis, the CABAC encoding for HEVC syntax elements using highly parallel processing, it designs parallel processing hardware architecture for CABAC syntax elements. At the same time, the configurable PE-Array structure can be used. While improving throughput and computational efficiency the problem of excessive area in VLSI design is solved. After logic synthesis using SMIC 0.13 μm standard cell library, the number of gates is 16.2 K, and chip cache is 20.8 KB. This design can handle 3 840×2 160 @ 30 frame/s under the working frequency of 300 MHz.

Key words: Context-based Adaptive Binary Arithmetic Coding（CABAC）, High Efficiency Video Coding（HEVC）, configurable, Very Large Scale Integrated circuits（VLSI）

路伟，余宁梅，南江涵，王冬芳. 并行可配置的HEVC熵编码的VLSI结构[J]. 计算机工程与应用, 2014, 50(3): 121-124.

LU Wei, YU Ningmei, NAN Jianghan, WANG Dongfang. Configurable and parallel of VLSI hardware structure for entropy encoding of HEVC[J]. Computer Engineering and Applications, 2014, 50(3): 121-124.

[1]	刘新闯，蒋林，贺飞龙，田璞，周金娜. HEVC帧内预测Planar和DC模式的VLSI架构设计[J]. 计算机工程与应用, 2019, 55(17): 63-67.
[2]	谢天艺1，黄凯1，修思文2，唐从学3，严晓浪1. 素数域椭圆曲线密码加速器的VLSI实现[J]. 计算机工程与应用, 2016, 52(1): 89-94.
[3]	周巍，黄晓东，朱洪翔，郭龙，张仁鹏. HEVC帧内预测Planar和DC模式的VLSI架构设计与实现[J]. 计算机工程与应用, 2015, 51(8): 160-164.
[4]	孔睿，余宁梅，路伟，王冬芳，任茹. 全插值分像素运动估计VLSI结构[J]. 计算机工程与应用, 2015, 51(3): 162-165.
[5]	胡龙跃，史峥，刘得金，邵康鹏. 高效率集成电路测试芯片设计方法[J]. 计算机工程与应用, 2013, 49(11): 54-57.
[6]	张君，吴巨红，张银福，陈曾平. 基于可配置技术的先验决策式侦察信号处理[J]. 计算机工程与应用, 2012, 48(29): 147-150.
[7]	冷明^1，2，孙凌宇¹，郁松年². 一种VLSI剖分系统的研究与实现[J]. 计算机工程与应用, 2010, 46(3): 62-66.
[8]	马自堂¹，段斌²，刘云飞². GF（2^m）上的一种可并行快速乘法器结构[J]. 计算机工程与应用, 2009, 45(35): 59-61.
[9]	周晓方，王琳凯，陈珊珊，赵长虹. VLSI平面布图规划中模拟退火算法的加速策略[J]. 计算机工程与应用, 2009, 45(33): 64-66.
[10]	陈希，卢结成，徐雷. 低I/O带宽高性能运动估计VLSI结构的设计[J]. 计算机工程与应用, 2009, 45(29): 75-77.
[11]	邢军. 一种可测性分析的新方法[J]. 计算机工程与应用, 2009, 45(28): 86-88.
[12]	张文祥. 一种椭圆曲线算法核心运算VLSI实现[J]. 计算机工程与应用, 2007, 43(4期): 90-92.