HEVC帧内预测Planar和DC模式的VLSI架构设计

doi:10.3778/j.issn.1002-8331.1812-0041

计算机工程与应用 ›› 2019, Vol. 55 ›› Issue (17): 63-67.DOI: 10.3778/j.issn.1002-8331.1812-0041

HEVC帧内预测Planar和DC模式的VLSI架构设计

刘新闯，蒋林，贺飞龙，田璞，周金娜

1.西安邮电大学电子工程学院，西安 710121
2.西安科技大学集成电路实验室，西安 710054
3.西安邮电大学计算机学院，西安 710121

出版日期:2019-09-01 发布日期:2019-08-30

VLSI Architecture Design of HEVC Intra Prediction Planar and DC Modes

LIU Xinchuang, JIANG Lin, HE Feilong, TIAN Pu, ZHOU Jinna

1.College of Electronic Engineering, Xi’an University of Posts and Telecommunications, Xi’an 710121, China
2.Laboratory of Integrated Circuit, Xi’an University of Science and Technology, Xi’an 710054, China
3.College of Computer Science, Xi’an University of Posts and Telecommunications, Xi’an 710121, China

Online:2019-09-01 Published:2019-08-30

摘要/Abstract

摘要： 在对新一代高效视频编码（High Efficiency Video Coding，HEVC）帧内预测Planar和DC模式算法分析的基础上，分别提出了高效的超大规模集成电路（Very Large Scale Integration Circuit，VLSI）设计方案，旨在解决处理延时较长、资源占用较大的问题。针对Planar模式，提出一种在重组、合并算法的基础上，预测块复用的架构；针对DC模式，提出一种dcValue计算和滤波的基本块分离、各自复用不同块的架构。实验结果表明：所提架构与其他两种同类型架构相比，Planar模式实现平均处理延时减少了21%，资源消耗分别减少了14.7%和7%；DC模式实现平均处理延时减少了55%，同时资源消耗减少了22%和15%，能够满足1?920×1?080@30?f/s视频序列实时编码的需求。

关键词: 高效视频编码, 帧内预测, Planar模式, DC模式, 超大规模集成电路

Abstract: Based on the analysis of the next-generation High Efficiency Video Coding（HEVC） intra prediction Planar and DC mode algorithms, a high-efficiency Very Large Scale Integration Circuit（VLSI） design scheme is proposed, for solving the problem of large resource occupation and long processing delay. Aiming at Planar mode, a framework for predicting block multiplexing based on recombination and merging algorithm is proposed. For DC mode, a basic block separation of dcValue calculation and filtering is proposed, and the architecture of different blocks is reused. The experimental results show that the proposed architecture reduces the average processing delay by 21% and the resource consumption by 14.7% and 7% respectively compared with the other two architectures of the same type. The average processing delay of the DC mode is reduced by 55%. At the same time, resource consumption is reduced by 22% and 15%, which can meet the real-time encoding requirements of 1 920×1 080@30 f/s video sequences.

Key words: high efficiency video coding, intra prediction, Planar mode, DC mode, very large scale integration circuit

刘新闯，蒋林，贺飞龙，田璞，周金娜. HEVC帧内预测Planar和DC模式的VLSI架构设计[J]. 计算机工程与应用, 2019, 55(17): 63-67.

LIU Xinchuang, JIANG Lin, HE Feilong, TIAN Pu, ZHOU Jinna. VLSI Architecture Design of HEVC Intra Prediction Planar and DC Modes[J]. Computer Engineering and Applications, 2019, 55(17): 63-67.

[1]	刘欢，房胜，李哲，赵晴. 基于多条带HEVC并行编码器的负载均衡算法[J]. 计算机工程与应用, 2019, 55(18): 180-188.
[2]	唐浩漾，程颖涛，郭娜，孙梓巍，王婧. HEVC的异构钻石模板快速搜索算法[J]. 计算机工程与应用, 2018, 54(18): 208-211.
[3]	罗志伟，冯桂. 利用运动信息及率失真代价的HEVC帧间快速算法[J]. 计算机工程与应用, 2017, 53(21): 167-173.
[4]	唐浩漾，荆倩，程颖涛，郭娜. 一种HEVC帧内编码的快速算法[J]. 计算机工程与应用, 2017, 53(18): 182-185.
[5]	王驰，冯桂. 3D-HEVC深度图帧内快速模式决策算法[J]. 计算机工程与应用, 2017, 53(11): 206-210.
[6]	金智鹏. 基于梯度和全零块检测的快速帧内模式选择算法[J]. 计算机工程与应用, 2016, 52(6): 209-213.
[7]	王超超，王万良，岑跃峰，姚信威，姚晓敏. HEVC快速编码深度选择算法[J]. 计算机工程与应用, 2016, 52(5): 204-208.
[8]	李伟，王让定，王家骥. 一种HEVC帧内预测模式快速选择算法[J]. 计算机工程与应用, 2016, 52(14): 161-166.
[9]	揭月馨，刘浩，王登程. 基于SATD准则的HEVC快速帧内预测算法[J]. 计算机工程与应用, 2016, 52(11): 185-189.
[10]	梅健，谢林柏. 基于HEVC的帧内预测模式快速选择算法[J]. 计算机工程与应用, 2016, 52(10): 187-191.
[11]	谢天艺1，黄凯1，修思文2，唐从学3，严晓浪1. 素数域椭圆曲线密码加速器的VLSI实现[J]. 计算机工程与应用, 2016, 52(1): 89-94.
[12]	周巍，黄晓东，朱洪翔，郭龙，张仁鹏. HEVC帧内预测Planar和DC模式的VLSI架构设计与实现[J]. 计算机工程与应用, 2015, 51(8): 160-164.
[13]	孔睿，余宁梅，路伟，王冬芳，任茹. 全插值分像素运动估计VLSI结构[J]. 计算机工程与应用, 2015, 51(3): 162-165.
[14]	路伟，余宁梅，南江涵，王冬芳. 并行可配置的HEVC熵编码的VLSI结构[J]. 计算机工程与应用, 2014, 50(3): 121-124.
[15]	胡龙跃，史峥，刘得金，邵康鹏. 高效率集成电路测试芯片设计方法[J]. 计算机工程与应用, 2013, 49(11): 54-57.

HEVC帧内预测Planar和DC模式的VLSI架构设计

VLSI Architecture Design of HEVC Intra Prediction Planar and DC Modes

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics