Dup-Pack：基于CRIS的FPGA装箱方法

计算机工程与应用 ›› 2012, Vol. 48 ›› Issue (14): 63-67.

Dup-Pack：基于CRIS的FPGA装箱方法

张作舟，王颖，周学功，王伶俐，童家榕

复旦大学专用集成电路与系统国家重点实验室，上海 201203

出版日期:2012-05-11 发布日期:2012-05-14

FPGA pack method Dup-Pack based on CRIS

ZHANG Zuozhou, WANG Ying, ZHOU Xuegong, WANG Lingli, TONG Jiarong

State Key Laboratory of ASIC & System, Fudan University, Shanghai 201203, China

Online:2012-05-11 Published:2012-05-14

摘要/Abstract

摘要： 设计了一种电路改写指令系统，并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件，就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元，再对标准逻辑单元进行装箱的方式，在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积，在完成相同逻辑功能的情况下，较传统CSPack装箱速度提升2.77倍。

关键词: 装箱, 电路改写, 标准功能电路, 现场可编程门阵列

Abstract: A circuit rewriting instruction system is designed and a FPGA pack method Dup-Pack based on CSPack is presented. It only needs to?change?instruction flow?description file, Dup-Pack can implement packing for different FPGA chip. It?replaces?the derivative function cell in user circuit netlist with standard function cell, packs the standard function cell, so the number of sample circuits reduction is achieved with implement of the advanced logic function packing. Experimental results show that Dup-Pack compared with T-VPack achieves 11.26% reduction in chip area, and the speed of pack improves 2.77 times compared to the traditional CSPack when implementing the same logic function packing.

Key words: pack, circuit rewrite, standard function circuit, Field Programmable Gate Array（FPGA）

张作舟，王颖，周学功，王伶俐，童家榕. Dup-Pack：基于CRIS的FPGA装箱方法[J]. 计算机工程与应用, 2012, 48(14): 63-67.

ZHANG Zuozhou, WANG Ying, ZHOU Xuegong, WANG Lingli, TONG Jiarong. FPGA pack method Dup-Pack based on CRIS[J]. Computer Engineering and Applications, 2012, 48(14): 63-67.

[1]	周亚民，杨勇生，仲美稣，王宇生，许学谦. 自动化码头堆场穿越式双ASC调度[J]. 计算机工程与应用, 2021, 57(2): 251-256.
[2]	丁一，张成成. 集装箱码头送箱外集卡预约优化研究[J]. 计算机工程与应用, 2021, 57(19): 267-273.
[3]	曹林根，宓超. 集装箱箱号字符识别算法研究[J]. 计算机工程与应用, 2021, 57(15): 178-185.
[4]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[5]	雷定猷，洪舒华，张英贵. 集装箱轻重货物混合平衡装载模型与算法[J]. 计算机工程与应用, 2020, 56(8): 233-240.
[6]	梁承姬，黄帅. 考虑时间窗的集装箱港口场桥全局调度优化[J]. 计算机工程与应用, 2020, 56(8): 226-232.
[7]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[8]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[9]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[10]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[11]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[12]	梁承姬，陈登川. 自动化集装箱码头AGV配置与调度耦合问题研究[J]. 计算机工程与应用, 2020, 56(14): 216-225.
[13]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[14]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.
[15]	丁一，田亮，龚杰. 考虑箱区作业均衡的ACT船舶配载鲁棒优化研究[J]. 计算机工程与应用, 2020, 56(13): 262-272.