高速RS编译码器的设计及其FPGA实现

计算机工程与应用 ›› 2012, Vol. 48 ›› Issue (1): 64-67.

高速RS编译码器的设计及其FPGA实现

向良军1，王梓斌1，金国平2，郑林华1

1.国防科技大学电子科学与工程学院，长沙 410073
2.北京环球信息应用开发中心，北京 100094

收稿日期:1900-01-01 修回日期:1900-01-01 出版日期:2012-01-01 发布日期:2012-01-01

Design and FPGA implementation for high-speed RS coding and decoding

XIANG Liangjun1, WANG Zibin1, JIN Guoping2, ZHENG Linhua1

1.College of Electronic Science and Engineering, National University of Defense Technology, Changsha 410073, China
2.Universal Information Development Center, Beijing 100094, China

Received:1900-01-01 Revised:1900-01-01 Online:2012-01-01 Published:2012-01-01

摘要/Abstract

摘要： 在分析RS（Reed-Solomon）码编译码基本原理的基础上，对编码过程中的乘法电路实现进行了深入分析，对译码过程中用于错误位置多项式和错误值多项式计算的BM（Berlekamp-Massey）迭代算法进行改进，并设计了适合于FPGA硬件实现的伴随式计算策略和钱搜索电路。硬件实现结果表明，改进算法能有效节省硬件资源，在Xilinx公司的XC4VSX35 FPGA上仅需要总资源的15%就可以实现（31，15）RS码编译码器电路，且在200 MHz系统时钟频率时达到10 Mb/s的译码速率，实现了高速数据处理。

关键词: 里所（RS）编译码, 现场可编程门阵列（FPGA）, 域乘法, 迭代译码算法

Abstract: This paper analyzes the principle of RS coding and decoding. It deeply investigates the multiplier circuit of the coding. BM iteration algorithm for computing error position polynomial and error value polynomial is also improved. Syndrome computation and chain search circuits adapted to FPGA hardware are presented. The implementation results show that hardware resource is occupied on 15% for implementing coding and decoding of （31, 15） RS code on XC4VSX35 FPGA chip owned by Xilinx and decoding speed can reach to 10 Mb/s on condition that system clock is 200 MHz indicated to high-speed data process.

Key words: Reed-Solomon（RS） coding and decoding, Field-Programmable Gate Array（FPGA）, Galois Field（GF） multiplier, iteration decoding algorithm

向良军1，王梓斌1，金国平2，郑林华1. 高速RS编译码器的设计及其FPGA实现[J]. 计算机工程与应用, 2012, 48(1): 64-67.

XIANG Liangjun1, WANG Zibin1, JIN Guoping2, ZHENG Linhua1. Design and FPGA implementation for high-speed RS coding and decoding[J]. Computer Engineering and Applications, 2012, 48(1): 64-67.

[1]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[2]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[3]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[4]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[5]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[6]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[7]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[8]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.
[9]	李炽阳，雷倩倩，杨延飞. 全通用AES加密算法的FPGA实现[J]. 计算机工程与应用, 2020, 56(10): 83-87.
[10]	王海宇，谢利理，王杉. 神经网络正弦信号发生器[J]. 计算机工程与应用, 2019, 55(16): 259-264.
[11]	彭福来，于治楼，陈乃阔，耿士华，李凯一. 面向国产CPU的可重构计算系统设计及性能探究[J]. 计算机工程与应用, 2018, 54(23): 36-41.
[12]	王炜珽1，2，李进杰2，张文旭1. 相位码补偿法实现DDS无相位截断杂散的研究[J]. 计算机工程与应用, 2017, 53(4): 244-250.
[13]	冯彬彬1，蒋新华1，2，林俊杰2，聂明星2. 基于FPGA的实时SGM匹配算法研究与实现[J]. 计算机工程与应用, 2017, 53(22): 163-168.
[14]	王凯，施隆照. 基于FPGA的快速连通区域标记算法的设计与实现[J]. 计算机工程与应用, 2016, 52(18): 192-198.
[15]	刘俊杰，师剑军，张大江，周瑞钊. SM4算法在无线通信中的硬件实现与应用[J]. 计算机工程与应用, 2016, 52(17): 118-122.