3 GHz带宽数字相关器设计

doi:10.3778/j.issn.1002-8331.2011.01.016

计算机工程与应用 ›› 2011, Vol. 47 ›› Issue (1): 56-59.DOI: 10.3778/j.issn.1002-8331.2011.01.016

3 GHz带宽数字相关器设计

陆浩^1，2，王振占¹

1.中国科学院空间科学与应用研究中心，北京 100190
2.中国科学院研究生院，北京 100049

收稿日期:2010-07-15 修回日期:2010-09-15 出版日期:2011-01-01 发布日期:2011-01-01
通讯作者: 陆浩

Design of 3 GHz bandwidth digital-correlator

LU Hao^1，2，WANG Zhenzhan¹

1.Center for Space Science and Applied Research，Chinese Academy of Sciences，Beijing 100190，China
2.Graduate University of Chinese Academy of Sciences，Beijing 100049，China

Received:2010-07-15 Revised:2010-09-15 Online:2011-01-01 Published:2011-01-01
Contact: LU Hao

摘要/Abstract

摘要： 为完成四个Stokes矢量参数的测量，反演海面风场，提出了数字极化辐射计中3 GHz带宽数字相关器的设计方法。首先分析了高速数据采样和相关处理系统。四路信号数据采样通过四片A/D转换器（ADC083000）完成，采样结果传输到Xilinx公司新一代现场可编程门阵列（FPGA）-Virtex5芯片作数据的多路复用和相关运算，相关结果通过串口上传到计算机。详细介绍了系统结构、数据流程和各部分接口电路的设计。系统可以实现辐射计中双极化通道8 bit量化3 GHz带宽的相关计算。

关键词: 高速模数转换器, 现场可编程门阵列, 数字相关, 全极化微波辐射计

Abstract: To get all the four Stokes parameters and ocean surface field，a 3 GHz bandwidth digital correlator used in polarization radiometer is introduced.Four high-speed A/D Converters（ADC083000） are used to sample four signal channels at the same time.The sampling results are operated in the newest Field-Programmable Gate Array（FPGA）-Virtex5 from Xilinx to make correlation calculation with correlation results translated to computer through serial port.The structure of interfacing circuit and control system of the main modules are presented in detail.For dual polarimetric channels in radiometer，the system max sampling rate is 3 GHz and the resolution is 8 bit.

Key words: high-speed Analog Digital Converter（ADC）, Field-Programmable Gate Array（FPGA）, digital correlation, fully polarimetric microwave radiometer

中图分类号:

TP274

陆浩^1，2，王振占¹. 3 GHz带宽数字相关器设计[J]. 计算机工程与应用, 2011, 47(1): 56-59.

LU Hao^1，2，WANG Zhenzhan¹. Design of 3 GHz bandwidth digital-correlator[J]. Computer Engineering and Applications, 2011, 47(1): 56-59.

[1]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[2]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[3]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[4]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[5]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[6]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[7]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[8]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.
[9]	李炽阳，雷倩倩，杨延飞. 全通用AES加密算法的FPGA实现[J]. 计算机工程与应用, 2020, 56(10): 83-87.
[10]	王海宇，谢利理，王杉. 神经网络正弦信号发生器[J]. 计算机工程与应用, 2019, 55(16): 259-264.
[11]	彭福来，于治楼，陈乃阔，耿士华，李凯一. 面向国产CPU的可重构计算系统设计及性能探究[J]. 计算机工程与应用, 2018, 54(23): 36-41.
[12]	王炜珽1，2，李进杰2，张文旭1. 相位码补偿法实现DDS无相位截断杂散的研究[J]. 计算机工程与应用, 2017, 53(4): 244-250.
[13]	冯彬彬1，蒋新华1，2，林俊杰2，聂明星2. 基于FPGA的实时SGM匹配算法研究与实现[J]. 计算机工程与应用, 2017, 53(22): 163-168.
[14]	张晓楠1，高献伟1，2，董秀则2. 基于FPGA的进位存储大数乘法器的改进与实现[J]. 计算机工程与应用, 2017, 53(21): 58-61.
[15]	敬超. 面向可重构系统的负载均衡低能耗调度算法[J]. 计算机工程与应用, 2016, 52(23): 6-11.

3 GHz带宽数字相关器设计

Design of 3 GHz bandwidth digital-correlator

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics