NCL电路并行处理结构研究

doi:10.3778/j.issn.1002-8331.2010.01.018

计算机工程与应用 ›› 2010, Vol. 46 ›› Issue (1): 54-56.DOI: 10.3778/j.issn.1002-8331.2010.01.018

NCL电路并行处理结构研究

崔亚磊，戴紫彬

解放军信息工程大学电子技术学院，郑州 450004

收稿日期:2008-09-25 修回日期:2008-12-25 出版日期:2010-01-01 发布日期:2010-01-01
通讯作者: 崔亚磊

Research of NCL circuits parallel processing architecture

CUI Ya-lei，DAI Zi-bin

Institute of Electronic Technology，the PLA Information Engineering University，Zhengzhou 450004，China

Received:2008-09-25 Revised:2008-12-25 Online:2010-01-01 Published:2010-01-01
Contact: CUI Ya-lei

摘要/Abstract

摘要： 针对NCL电路数据编码方式的特点，提出了一种并行数据处理的NCL电路结构，通过同时对两路双轨编码数据流的并行处理，提前计算出下一个无效数据，缩短了无效数据维持时间。此结构应用到4×4乘法器的设计，采用COMS 0.18 ?滋m工艺，乘法器在非流水模式下和2级流水模式下分别进行了综合、布局布线和仿真，与传统NCL 4×4乘法器相比，无效数据维持时间分别缩短了32.9%和33.2%。

关键词: 零约束逻辑电路, 并行处理, 异步电路

Abstract: This paper proposes a framework of NCL circuits parallel processing for reducing the NCL data wave time.After the two dual-rail data waves through the parallel circuits，the next null data has been calculated，so，the data to data cycle time has been shortened.Taking the 4×4 multiplier for example，the circuits have been fabricated in 0.18 ?滋m CMOS process.In the case of non-pipelining module，TDD has reduced 32.9% and in the case of 2 stage pipelining module，TDD has reduced 33.2%.

Key words: Null Convention Logic（NCL） circuits, parallel processing, asynchronous circuits

中图分类号:

TP332

崔亚磊，戴紫彬. NCL电路并行处理结构研究[J]. 计算机工程与应用, 2010, 46(1): 54-56.

CUI Ya-lei，DAI Zi-bin. Research of NCL circuits parallel processing architecture[J]. Computer Engineering and Applications, 2010, 46(1): 54-56.

[1]	杨鲁月，张树美，赵俊莉. 基于并行Gan的有遮挡动态表情识别[J]. 计算机工程与应用, 2021, 57(24): 168-178.
[2]	常红，柯导明，孟坚，晏蓓蓓，孙贵金，程国林，彭特. 新型8B/10B编码方案的设计与实现[J]. 计算机工程与应用, 2018, 54(2): 87-90.
[3]	周兰凤1，孟驰1，彭俊杰2. 提高云存储效率的并行处理策略研究[J]. 计算机工程与应用, 2017, 53(9): 85-89.
[4]	杨海涛1，张传斌2，阮镇江1，徐飞1 . 大规模云同步归集数据系统的异步并行优化[J]. 计算机工程与应用, 2017, 53(2): 88-97.
[5]	成敏1，2，张建州1，于岩1. 基于多核的MCMC图像去噪算法并行实现[J]. 计算机工程与应用, 2014, 50(18): 152-155.
[6]	李潇，李映. 高分辨率遥感图像中机场目标的并行快速提取[J]. 计算机工程与应用, 2012, 48(5): 213-216.
[7]	王志斌1，万玉发1，罗兵2，沃伟峰2. 一种等值线填充并行算法[J]. 计算机工程与应用, 2012, 48(28): 61-65.
[8]	尹华国1，何兴无1，2，周洪林1. 基于CUDA的超声脉冲多普勒成像[J]. 计算机工程与应用, 2012, 48(19): 140-144.
[9]	姜秀柱¹,冯东芹²,徐钊³,褚健⁴. EPA节点中的并行处理技术[J]. 计算机工程与应用, 2009, 45(3): 87-90.
[10]	郭阳¹,肖嵘². 基于去同步技术的异步8051设计与实现[J]. 计算机工程与应用, 2008, 44(4): 94-96.
[11]	姜伟,王祖强. AVS解码器自适应帧内预测的硬件实现[J]. 计算机工程与应用, 2008, 44(36): 81-84.
[12]	曹一涛薛安克林岳松. 声传感器网络目标定位算法实现研究[J]. 计算机工程与应用, 2007, 43(8期): 164-167.
[13]	陈粤，孟晓风，宋宏江. 基于事务工作流的并行测试程序运行管理机制[J]. 计算机工程与应用, 2007, 43(21): 103-105.
[14]	郭阳. 异步微处理器设计方法研究[J]. 计算机工程与应用, 2007, 43(14): 17-20.
[15]	朱晓鸣,傅忠谦,周学友,周武. IWT应用于无损数字图像压缩的快速算法[J]. 计算机工程与应用, 2006, 42(32期): 0-.

NCL电路并行处理结构研究

Research of NCL circuits parallel processing architecture

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics