一种融合FPGA和ISS技术的软硬件协同验证方法

doi:10.3778/j.issn.1002-8331.2009.30.022

计算机工程与应用 ›› 2009, Vol. 45 ›› Issue (30): 73-75.DOI: 10.3778/j.issn.1002-8331.2009.30.022

一种融合FPGA和ISS技术的软硬件协同验证方法

王培东¹，李锋伟¹，杨俊成²

1.哈尔滨理工大学计算机科学与技术学院，哈尔滨 150080
2.长春工业大学计算机科学与技术学院，长春 130012

收稿日期:2008-09-08 修回日期:2008-12-11 出版日期:2009-10-21 发布日期:2009-10-21
通讯作者: 王培东

Hardware/Software co-verification solution integrated FPGA and ISS

WANG Pei-dong¹，LI Feng-wei¹，YANG Jun-cheng²

1.College of Computer Science，Harbin University of Science and Technology，Harbin 150080，China
2.College of Computer Science and Engineering，Changchun University of Technology，Changchun 130012，China

Received:2008-09-08 Revised:2008-12-11 Online:2009-10-21 Published:2009-10-21
Contact: WANG Pei-dong

摘要/Abstract

摘要： 建立了一种基于硬件加速器FPGA 和指令集模拟器ISS对嵌入式系统功能进行软硬件协同验证的方法。针对此方法的实现，分析了协同验证过程中软硬件交互技术，并给出总线功能模型BFM结构及其实现方法。经实例验证分析表明，基于FPGA和ISS的协同验证方法，在对嵌入式应用系统验证中与其他几种常用方法比较具有较明显的优势。

关键词: 软硬件协同验证, 现场可编程门阵列, 指令集模拟器, 总线功能模型

Abstract: This paper establishes a hardware-software co-verification solution for embedded systems，which is based on fast prototyping FPGA and Instruction Set Simulator（ISS）.For this method of achieving，analysis of the co-verification process of interactive software and hardware technology，and gives Bus Functional Model（BFM） structure and method.As an example of that the co-verification solution based on FPGA and ISS takes a clear advantage compared with several other commonly used verification system for embedded applications.

Key words: Hardware/Software co-verification, Field Programmable Gate Array（FPGA）, Instruction Set Simulator（ISS）, Bus Functional Model（BFM）

中图分类号:

TP302.1

王培东¹，李锋伟¹，杨俊成². 一种融合FPGA和ISS技术的软硬件协同验证方法[J]. 计算机工程与应用, 2009, 45(30): 73-75.

WANG Pei-dong¹，LI Feng-wei¹，YANG Jun-cheng². Hardware/Software co-verification solution integrated FPGA and ISS[J]. Computer Engineering and Applications, 2009, 45(30): 73-75.

[1]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[2]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[3]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[4]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[5]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[6]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[7]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[8]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.
[9]	李炽阳，雷倩倩，杨延飞. 全通用AES加密算法的FPGA实现[J]. 计算机工程与应用, 2020, 56(10): 83-87.
[10]	王海宇，谢利理，王杉. 神经网络正弦信号发生器[J]. 计算机工程与应用, 2019, 55(16): 259-264.
[11]	彭福来，于治楼，陈乃阔，耿士华，李凯一. 面向国产CPU的可重构计算系统设计及性能探究[J]. 计算机工程与应用, 2018, 54(23): 36-41.
[12]	王炜珽1，2，李进杰2，张文旭1. 相位码补偿法实现DDS无相位截断杂散的研究[J]. 计算机工程与应用, 2017, 53(4): 244-250.
[13]	冯彬彬1，蒋新华1，2，林俊杰2，聂明星2. 基于FPGA的实时SGM匹配算法研究与实现[J]. 计算机工程与应用, 2017, 53(22): 163-168.
[14]	张晓楠1，高献伟1，2，董秀则2. 基于FPGA的进位存储大数乘法器的改进与实现[J]. 计算机工程与应用, 2017, 53(21): 58-61.
[15]	敬超. 面向可重构系统的负载均衡低能耗调度算法[J]. 计算机工程与应用, 2016, 52(23): 6-11.

一种融合FPGA和ISS技术的软硬件协同验证方法

Hardware/Software co-verification solution integrated FPGA and ISS

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics