适用于CCSDS的“一帧一密”加/解密方案的FPGA实现

计算机工程与应用 ›› 2015, Vol. 51 ›› Issue (10): 84-88.

适用于CCSDS的“一帧一密”加/解密方案的FPGA实现

刘兰1，姚行中2，王振宇1，杨晓非1

1.华中科技大学光学与电子信息学院，武汉 430074
2.第二炮兵指挥学院精确制导技术实验室，武汉 430012

出版日期:2015-05-15 发布日期:2015-05-15

FPGA implementation of “One Frame One Key” encryption/decryption solution suitable for CCSDS

LIU Lan1, YAO Xingzhong2, WANG Zhenyu1, YANG Xiaofei1

1.School of Optical and Electronic Information, Huazhong University of Science and Technology, Wuhan 430074, China
2.Laboratory of Precision-Guided Technology, Second Artillery Command College, Wuhan 430012, China

Online:2015-05-15 Published:2015-05-15

摘要/Abstract

摘要： 加密是卫星数据传输系统特别是卫星星地数据传输系统的重要组成部分。设计了一种针对CCSDS标准的加/解密方案，该系统以Xilinx Spartan 6开发板为开发平台，以AES为核心加密算法，CTR模式为工作模式，能实现对少于块大小的数据的加密而不产生冗余数据，克服了分组加密算法只能对固定块大小的数据进行加密的局限性。提出“一帧一密”的加密方案，能有效提高算法的安全性。算法中采用的流水线结构和逻辑复用方法，能有效提高速度与节省芯片资源。在33 MHz时钟下测试，系统加密速度和解密速度都能达到264 Mb/s。

关键词: 高级加密标准（AES）, 计算器模式, 一帧一密, 加/解密, 现场可编程门阵列

Abstract: Encryption plays an important role in satellite data transmission systems, especially satellite and ground data transmission. It realizes an encryption/decryption solution for CCSDS. The system is designed based on Xilinx Spartan6 FPGA, AES encryption algorithm and the CTR operation mode. The design is able to realize data encryption less than block size without generating redundant data, overcome the limitation of the block encryption algorithm to encrypt the fixed block size data. The paper puts forward the encryption scheme of “one frame one key” to improve the security of the algorithm. Pipeline and logical multiplex are used in the system to improve speed and save chip resources. Under the clock frequency of 33 MHz, encryption and decryption speed are up to 264 Mb/s.

Key words: Advanced Encryption Standard（AES）, Counter（CTR）, one frame one key, encryption/decryption, Field Programmable Gate Array（FPGA）

刘兰1，姚行中2，王振宇1，杨晓非1. 适用于CCSDS的“一帧一密”加/解密方案的FPGA实现[J]. 计算机工程与应用, 2015, 51(10): 84-88.

LIU Lan1, YAO Xingzhong2, WANG Zhenyu1, YANG Xiaofei1. FPGA implementation of “One Frame One Key” encryption/decryption solution suitable for CCSDS[J]. Computer Engineering and Applications, 2015, 51(10): 84-88.

[1]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[2]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[3]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[4]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[5]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[6]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[7]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[8]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.
[9]	李炽阳，雷倩倩，杨延飞. 全通用AES加密算法的FPGA实现[J]. 计算机工程与应用, 2020, 56(10): 83-87.
[10]	王勇，方小强，王瑛. 超混沌系统和AES结合的图像加密算法[J]. 计算机工程与应用, 2019, 55(8): 164-170.
[11]	王海宇，谢利理，王杉. 神经网络正弦信号发生器[J]. 计算机工程与应用, 2019, 55(16): 259-264.
[12]	彭福来，于治楼，陈乃阔，耿士华，李凯一. 面向国产CPU的可重构计算系统设计及性能探究[J]. 计算机工程与应用, 2018, 54(23): 36-41.
[13]	王勇，李金阳，王瑛. Hopfield神经网络和AES结合的超混沌图像加密算法[J]. 计算机工程与应用, 2018, 54(17): 202-207.
[14]	王炜珽1，2，李进杰2，张文旭1. 相位码补偿法实现DDS无相位截断杂散的研究[J]. 计算机工程与应用, 2017, 53(4): 244-250.
[15]	冯彬彬1，蒋新华1，2，林俊杰2，聂明星2. 基于FPGA的实时SGM匹配算法研究与实现[J]. 计算机工程与应用, 2017, 53(22): 163-168.