基于FPGA的Jacobi迭代求解器研究

计算机工程与应用 ›› 2011, Vol. 47 ›› Issue (29): 74-77.

基于FPGA的Jacobi迭代求解器研究

宋庆增1，顾军华2，张金珠3

1.河北工业大学电气与自动化学院，天津 300401
2.河北工业大学计算机与软件学院，天津 300401
3.河北工业大学建筑与艺术学院，天津 300401

收稿日期:1900-01-01 修回日期:1900-01-01 出版日期:2011-10-11 发布日期:2011-10-11

Research on FPGA-based Jacobi iterative solver

SONG Qingzeng1，GU Junhua2，ZHANG Jinzhu3

1.College of Electrical Engineering and Automation，Hebei University of Technology，Tianjin 300401，China
2.School of Computer Science and Engineering，Hebei University of Technology，Tianjin 300401，China
3.College of Architecture and Art Design，Hebei University of Technology，Tianjin 300401，China

Received:1900-01-01 Revised:1900-01-01 Online:2011-10-11 Published:2011-10-11

摘要/Abstract

摘要： 针对特定的数值算法进行硬件加速是当前体系结构的趋势之一。Jacobi迭代是典型的数值迭代算法，针对软件Jacobi迭代求解器性能慢，实时性差的缺点，在FPGA硬件平台上设计和实现了硬件Jacobi迭代求解器。求解器采用高度并行、流水的数据通路和优化的归约电路设计，充分利用了Jacobi迭代本身固有的并行性和FPGA的并发式结构，有效地提升求解器的性能。实验结果表明，Jacobi求解器具有良好的可扩展性和较高的计算性能。

关键词: 现场可编程门阵列（FPGA）, 线性方程组, Jacobi迭代, 归约电路

Abstract: Hardware acceleration of specific numerical algorithms is one of the current trends in computing architecture.Jacobi method is the typical iterative method in numerical algorithms.To overcome the disadvantage of inefficient and bad real time capability in software version，a Jacobi solver is designed and implemented on FPGA platform.The design uses highly parallel，pipelined data path circuit design and optimization of the reduction circuit，?which can take full advantage of?the inherent?parallel and?the concurrent structure of FPGA.Final results illustrate that Jacobi iterative solver on FPGA hardware has good scalability and high computing performance.

Key words: Field-Programmable Gate Array（FPGA）, linear equations, Jacobi iterative, reduction circuit

宋庆增1，顾军华2，张金珠3. 基于FPGA的Jacobi迭代求解器研究[J]. 计算机工程与应用, 2011, 47(29): 74-77.

SONG Qingzeng1，GU Junhua2，ZHANG Jinzhu3. Research on FPGA-based Jacobi iterative solver[J]. Computer Engineering and Applications, 2011, 47(29): 74-77.

[1]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[2]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[3]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[4]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[5]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[6]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[7]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[8]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.
[9]	李炽阳，雷倩倩，杨延飞. 全通用AES加密算法的FPGA实现[J]. 计算机工程与应用, 2020, 56(10): 83-87.
[10]	王海宇，谢利理，王杉. 神经网络正弦信号发生器[J]. 计算机工程与应用, 2019, 55(16): 259-264.
[11]	彭福来，于治楼，陈乃阔，耿士华，李凯一. 面向国产CPU的可重构计算系统设计及性能探究[J]. 计算机工程与应用, 2018, 54(23): 36-41.
[12]	黄萍1，王琛玮2. 圆圈结构及其变化系统的PageRank排名研究[J]. 计算机工程与应用, 2017, 53(9): 127-135.
[13]	王炜珽1，2，李进杰2，张文旭1. 相位码补偿法实现DDS无相位截断杂散的研究[J]. 计算机工程与应用, 2017, 53(4): 244-250.
[14]	冯彬彬1，蒋新华1，2，林俊杰2，聂明星2. 基于FPGA的实时SGM匹配算法研究与实现[J]. 计算机工程与应用, 2017, 53(22): 163-168.
[15]	孙蕾. 求解大型非对称稀疏线性方程组的FIMinpert算法[J]. 计算机工程与应用, 2016, 52(21): 63-67.