一种转换时间可范围控制的MLVDS驱动器

计算机工程与应用 ›› 2016, Vol. 52 ›› Issue (2): 45-49.

一种转换时间可范围控制的MLVDS驱动器

曹成成1，曾云1，赵建中2，陈诚颖2，李智1

1.湖南大学物理与微电子科学学院，长沙 410082
2.中国科学院微电子研究所，北京 100029

出版日期:2016-01-15 发布日期:2016-01-28

A kind of MLVDS driver with transition-time controlled in certain range

CAO Chengcheng1, ZENG Yun1, ZHAO Jianzhong2, CHEN Chengying2, LI Zhi1

1.School of Physics and Microelectronics Science, Hunan University, Changsha 410082, China
2.Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029, China

Online:2016-01-15 Published:2016-01-28

摘要/Abstract

摘要： 为实现多芯片间的高速数据传输，设计了一款应用于多点总线系统的多点低压差分信号（Multi-point Low Voltage Differential Signaling，MLVDS）驱动器，其转换时间可被控制在一定范围内。该驱动器主电路采用互补桥式开关管结构将TTL信号转换成CMOS差分电压信号。这种结构能削弱衬底偏置效应所带来的输出波形失真。预驱动电路采用对电容恒流充放电电路结构改变信号的压摆率。在输出级通过添加两个泄流二极管来平衡信号的过冲，从而保证了信号的完整性。芯片采用GSMC 0.18 μm1P4M的CMOS工艺实现，测试结果表明工作频率为125 MHz时输出信号幅值为550 mV，上升时间为1.190 ns，下降时间为1.159 ns，满足TIA/EIA-899协议的要求。

null

关键词: 转换时间, 多点低压差分信号（MLVDS）驱动器, 信号完整性, 压摆率, 阈值电压

曹成成1，曾云1，赵建中2，陈诚颖2，李智1. 一种转换时间可范围控制的MLVDS驱动器[J]. 计算机工程与应用, 2016, 52(2): 45-49.

CAO Chengcheng1, ZENG Yun1, ZHAO Jianzhong2, CHEN Chengying2, LI Zhi1. A kind of MLVDS driver with transition-time controlled in certain range[J]. Computer Engineering and Applications, 2016, 52(2): 45-49.

[1]	尚玉玲，彭彩军. 基于SAT的串扰时延故障测试[J]. 计算机工程与应用, 2016, 52(15): 38-42.
[2]	吴长瑞，岑凡，蔡惠智. FPGA与DDR2 SDRAM互联的信号完整性分析[J]. 计算机工程与应用, 2011, 47(29): 158-160.