基于FPGA的轮廓提取并行计算系统研究及实现

计算机工程与应用 ›› 2015, Vol. 51 ›› Issue (23): 173-178.

基于FPGA的轮廓提取并行计算系统研究及实现

邵兴龙，柴志雷，张圆蒲，钟传杰

江南大学物联网工程学院，江苏无锡 214122

出版日期:2015-12-01 发布日期:2015-12-14

Study and implementation of FPGA-based parallel contour extraction system

SHAO Xinglong, CHAI Zhilei, ZHANG Yuanpu, ZHONG Chuanjie

School of IoT Engineering, Jiangnan University, Wuxi, Jiangsu 214122, China

Online:2015-12-01 Published:2015-12-14

摘要/Abstract

摘要： 针对高质量的轮廓提取算法计算量大、实时性差的问题，提出了一种基于现场可编程门阵列（FPGA）的图像轮廓并行计算系统。通过设计适合的硬件结构及相应的算法改进，采用了多种不同的并行方式加速算法的计算。实现了一种高质量的轮廓提取算法——Pb（Probability Boundary）算法的高速计算。实验结果表明，在FPGA工作频率200 MHz时，被处理图像分辨率为481×321时，该系统处理速度可达39帧/s，为将Pb算法应用于实际系统提供了条件。

关键词: 现场可编程门阵列（FPGA）, 图像轮廓提取, 概率轮廓（Pb）算法, 并行计算

Abstract: This paper proposes and implements a FPGA-based parallel image contour extraction system in order to deal with weak real-time performance of high-quality contour extraction algorithm processing. The proposed system is designed by adopting suitable hardware structures and necessary algorithm modifications, which is able to accelerate the contour extraction algorithm by providing different types of parallelisms. One high speed processing system for a state-of-the-art high-quality contour extraction algorithm, Pb （Probability Boundary） algorithm, is implemented in this paper. Experimental results show that this system is able to process 481×321 images at the frame rate 39 f/s, when the working frequency is 200 MHz. It provides a solid foundation to deploy Pb in real-world applications.

Key words: Field Programmable Gate Array（FPGA）, image contour extraction, probability boundary algorithm, parallel computation

邵兴龙，柴志雷，张圆蒲，钟传杰. 基于FPGA的轮廓提取并行计算系统研究及实现[J]. 计算机工程与应用, 2015, 51(23): 173-178.

SHAO Xinglong, CHAI Zhilei, ZHANG Yuanpu, ZHONG Chuanjie. Study and implementation of FPGA-based parallel contour extraction system[J]. Computer Engineering and Applications, 2015, 51(23): 173-178.

[1]	冯凯，李婧. k元n方体网络的子网络可靠性[J]. 计算机工程与应用, 2021, 57(16): 83-89.
[2]	李健，张大伟，姜晓明，向立云. 并行化洪水演进模拟研究综述[J]. 计算机工程与应用, 2021, 57(13): 1-7.
[3]	孙明，陈昕. 面向卷积神经网络的硬件加速器设计方法[J]. 计算机工程与应用, 2021, 57(13): 77-84.
[4]	冷明，孙凌宇，郭晨. XDL网表的前向电路图生成算法[J]. 计算机工程与应用, 2021, 57(10): 75-80.
[5]	吴艺阳，樊凡，周怡，黄珺. 插值前置的仿射变换FPGA实现方法[J]. 计算机工程与应用, 2020, 56(6): 224-230.
[6]	叶颖诗，魏福义，蔡贤资. 基于并行计算的快速Dijkstra算法研究[J]. 计算机工程与应用, 2020, 56(6): 58-65.
[7]	王美乐，张治中，席兵. LTE-A空口监测仪下行基带板的可行性分析[J]. 计算机工程与应用, 2020, 56(4): 268-273.
[8]	杜伟，傅游. 基于GPU的最小二乘蒙特卡罗算法期权定价[J]. 计算机工程与应用, 2020, 56(4): 225-229.
[9]	金之雁，杨磊，林隽民，王哲. 广义共轭余差法的通信避免算法[J]. 计算机工程与应用, 2020, 56(3): 74-79.
[10]	吴进，张伟华，席萌，代巍. 高性能人脸识别加速器优化设计及FPGA实现[J]. 计算机工程与应用, 2020, 56(22): 48-54.
[11]	王凡，周国清，张荣庭，刘德全. 面向FPGA的连通域快速标记方法[J]. 计算机工程与应用, 2020, 56(22): 230-235.
[12]	刘家华，陈靖宇. 多核并行脉冲神经网络模拟器的设计[J]. 计算机工程与应用, 2020, 56(22): 244-250.
[13]	李增刚，王正彦，孙敬成. 基于FPGA的手写数字BP神经网络研究与设计[J]. 计算机工程与应用, 2020, 56(17): 251-257.
[14]	李仁刚，任智新，王江为，阚宏伟，张闯，公维锋. 基于FPGA内存数据保护技术的设计与实现[J]. 计算机工程与应用, 2020, 56(13): 72-76.
[15]	孙敬成，王正彦，李增刚. 卷积神经网络数字识别系统的FPGA实现[J]. 计算机工程与应用, 2020, 56(13): 181-188.