计算机工程与应用 ›› 2010, Vol. 46 ›› Issue (8): 64-66.DOI: 10.3778/j.issn.1002-8331.2010.08.018
王镇道,王宇峰,陈迪平
WANG Zhen-dao,WANG Yu-feng,CHEN Di-ping
摘要: 提出了FFT处理器的蝶形单元和地址发生器优化方案。通过改进Wallace树型加法器阵列结构,提高了蝶形单元乘法器的工作频率。提出了地址快速生成算法,该算法在快速产生地址的同时降低了读取旋转因子ROM的功耗。在Xilinx的Vertex-II系列FPGA上实现,该处理器可以稳定工作在150 MHz时钟下,速度满足设计指标。
中图分类号: