计算机工程与应用 ›› 2009, Vol. 45 ›› Issue (10): 69-71.DOI: 10.3778/j.issn.1002-8331.2009.10.021
杨 可,樊晓桠,王党辉
YANG Ke,FAN Xiao-ya,WANG Dang-hui
摘要: 合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法。针对现有的多核多线程处理器,讨论了二级Cache的混合预取结构设计方案。通过详细设计和仿真分析,结果表明混合预取结构可有效提高处理器的整体性能。特别是采用不命中混合预取结构的二级Cache性能更佳,适合满足此类结构的多核多线程处理器需求。