一种集成于I/O的段码式LCD驱动IP核设计

计算机工程与应用 ›› 2015, Vol. 51 ›› Issue (1): 59-61.

一种集成于I/O的段码式LCD驱动IP核设计

陈洁，陈岚

中国科学院微电子研究所，北京 100029

出版日期:2015-01-01 发布日期:2015-01-06

Segment type LCD drive IP core design integrated with I/Os

CHEN Jie, CHEN Lan

Institute of Microelectronics， Chinese Academy of Sciences， Beijing 100029， China

Online:2015-01-01 Published:2015-01-06

摘要/Abstract

摘要： 设计了一种集成于模拟/数字I/O的段码式LCD（Liquid Crystal Display）驱动IP核。针对0.18 μm工艺库中的标准I/O单元无法直接驱动段码式LCD，通过设计集成于I/O单元上的通用IP核（Intellectual Property Core），使该工艺下的I/O单元可直接驱动段码式LCD，提高了集成度。该设计采用0.18 μm工艺，实现数字电路控制选择0 V、1.1 V、2.2 V及3.3 V输出，同时后端流程可不涉及模拟布线。流片后的测试结果表明，该IP核可正常驱动段码式LCD显示，版图面积为265.5 μm2。

关键词: 段码式LCD驱动, IP核, 输入输出, 电压转换电路, 传输门

Abstract: A segment type LCD driver that integrated with analog and digital I/Os is proposed. Because the standard 0.18 μm technology I/O cells cannot drive LCD properly, a common IP attach to standard I/O cells which can drive the segment type LCD properly is designed, and thus it increases integration. This IP core uses 0.18 μm technology to accomplish 0 V, 1.1 V, 2.2 V and 3.3 V analog output controlled by digital circuit, while keeping the post-end flow free of analog wires. Chip’s test results show that this IP core can drive the LCD screen display properly. The layout area of this IP is 265.5 μm2.

Key words: segment type LCD driver, Intellectual Property core, I/O, level shifter, transition gate

陈洁，陈岚. 一种集成于I/O的段码式LCD驱动IP核设计[J]. 计算机工程与应用, 2015, 51(1): 59-61.

CHEN Jie, CHEN Lan. Segment type LCD drive IP core design integrated with I/Os[J]. Computer Engineering and Applications, 2015, 51(1): 59-61.

[1]	张卫，刘宇红，张荣芬. 可实现时分复用的CNN卷积层和池化层IP核设计[J]. 计算机工程与应用, 2020, 56(24): 66-71.
[2]	郝振和，焦继业，李雨倩. 基于AHB总线的RISC-V微处理器设计与实现[J]. 计算机工程与应用, 2020, 56(20): 52-58.
[3]	刘　军1，2，钱庆庆1，2，吴　玺1，2，王　伟1，2，陈　田1，2，任福继3. 三维IP核绑定前后总测试时间的优化方法[J]. 计算机工程与应用, 2016, 52(22): 44-48.
[4]	宁赛男1，2，3，朱明3，孙宏海3，张叶3. 采用SRIO协议实现多DSP实时系统图像数据传输[J]. 计算机工程与应用, 2014, 50(22): 73-78.
[5]	周保民1，廖瑛2. 未知非线性系统自适应改进RBF滑模控制[J]. 计算机工程与应用, 2011, 47(9): 243-245.
[6]	高占春，胡晓玲，蒋砚军，李清伟. BUIO生成及测试序列生成算法研究[J]. 计算机工程与应用, 2011, 47(6): 116-118.
[7]	吴长瑞，岑凡，蔡惠智. FPGA与DDR2 SDRAM互联的信号完整性分析[J]. 计算机工程与应用, 2011, 47(29): 158-160.
[8]	杨世玉¹，徐中伟¹，喻钢^1，2，张盛¹. 铁路信号安全协议一致性测试序列生成研究[J]. 计算机工程与应用, 2010, 46(34): 59-61.
[9]	巢一波，张曦煌. FPGA和NiosII软核的语音识别系统的研究[J]. 计算机工程与应用, 2010, 46(2): 60-62.
[10]	王建荣,喻梅,赵政,张烨彬,王家舫. 危险区域无线侦测指挥系统[J]. 计算机工程与应用, 2009, 45(4): 221-224.
[11]	邢熠^1,2,3,叶新铭²,谢高岗¹. 网络协议测试的符号化一致性关系研究[J]. 计算机工程与应用, 2008, 44(29): 11-16.
[12]	李兰英,冯宏伟. 基于多性能指标的SoC软硬件划分方法研究[J]. 计算机工程与应用, 2008, 44(2): 126-129.
[13]	张美林^1,2，章军¹. USB 1.1 主机控制器IP核设计与实现[J]. 计算机工程与应用, 2007, 43(22): 109-112.
[14]	陈杰^1,2，章军¹. 一种集成“龙芯1号”IP核的SoC的体系结构[J]. 计算机工程与应用, 2007, 43(19): 111-114.
[15]	杨庆黄德先. 加油站成品油销量预测算法与样本数据设计[J]. 计算机工程与应用, 2007, 43(13): 210-213.