摘要: 为了加快微处理器中线性地址向物理地址转换的速度,提出了一种高速TLB结构。结构采用全定制的CAM阵列和SRAM阵列,并根据CAM和SRAM单元的输出特点设计了精巧的读出放大逻辑,有效提高了TLB的读出速度。经流片测试,表明设计正确可靠,能够保证地址转换延时在1 ns左右。
刘宗林,吴虎成,唐 涛,党桂斌. 一种高速TLB的设计与实现[J]. 计算机工程与应用, 2007, 43(16): 1-3.
LIU Zong-lin,WU Hu-cheng,TANG Tao,DANG Gui-bin. Design and implementation of high-speed TLB[J]. Computer Engineering and Applications, 2007, 43(16): 1-3.