计算机工程与应用 ›› 2007, Vol. 43 ›› Issue (15): 121-124.
周文彪1,2,张 岩1,毛志刚2
Performance analysis and comparison of shared bus and NoC on chip communication architecture
ZHOU Wen-biao1,2,ZHANG Yan1,MAO Zhi-gang2
摘要: 采用模块化方法对集中式仲裁共享总线和二维网格片上网络(Network on Chip,NoC)的硬件开销和延迟进行了数学上的分析。在此基础上,通过可综合Verilog代码对这两种片上通信结构在RTL级进行描述,并建立了这两种通信方式的周期准确级的功能验证和性能分析环境。结果表明,在同样工艺条件下,共享总线的面积与NoC相比相当小;但对于大规模片上系统通信,NoC的吞吐效率及带宽明显优于共享总线。